PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2003-115551

(43) Date of publication of application: 18.04.2003

(51)Int.CI.

H01L 21/8244 G11C 11/41 G11C 11/412 G11C 11/418 H01L 27/11

(21)Application number: 2001-310514

(71)Applicant: MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing:


05.10.2001

(72)Inventor: SATOMI KATSUJI

YAMAUCHI HIROYUKI

(54) SEMICONDUCTOR STORAGE

PROBLEM TO BE SOLVED: To provide a semiconductor storage that prevents a machined shape in a diffusion region from varying easily for reducing variation in the characteristics of a transistor, and can achieve high integration in a CMOS-type SRAM memory. SOLUTION: The semiconductor storage has a configuration where each of a first diffusion region for forming first and third nMOS transistors and a second diffusion region for forming second and fourth nMOS transistors does not have a flex section and is arranged linearly, and the current drive capabilities of the first and second nMOS transistors are higher than those of the third and fourth nMOS transistors in an SRAM memory cell that has a first inverter including a first nMOS transistor and a first pMOS transistor, a second inverter including a second nMOS transistor and a second pMOS transistor, and third and fourth nMOS transistors.



LEGAL STATUS

[Date of request for examination]

25.11.2002

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3637299

[Date of registration]

14.01.2005

[Number of appeal against examiner's decision of

rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開2003-115551

(P2003-115551A) (43)公開日 平成15年4月18日(2003.4.18)


(51) Int. Cl. 7	識別記号	FΙ					テーマ	コート・	(参考)			
H01L 21/8244		H01L 27/10		381			5B015					
G11C 11/41		G11C 11/34			345		5F083					
11/412					301	В						
11/418		11/40		Z								
H01L 27/11					301							
		審査	請求	有	請求項0	0数12	OL	(全	13頁)			
(21)出願番号	特願2001-310514(P2001-310514)	(71)出願人	(71)出願人 000005821									
			松下的	電器	産業株式	会社						
(22) 出願日	平成13年10月5日(2001.10.5)	大阪府門真市大字門真1006番地										
		(72)発明者	里見	朥	治							
			大阪府門真市大字門真1006番地 松下電器				電器					
			産業株式会社内									
		(72)発明者	当 山内 寬行									
			大阪	府門	真市大字	門真1	006番地	松下	電器			
٠.			産業	株式	会社内							
		(74)代理人	10006	6292	6							
			弁理:	±	東島 隆	治						
					最終頁に続く							

(54) 【発明の名称】半導体記憶装置

(57) 【要約】

【課題】 本発明は、CMOS型SRAMメモリセルにおいて、拡散領域の加工形状が変動しにくく、その結果としてトランジスタの特性ばらつきが少なく、高集積化が可能な半導体記憶装置を提供する。

【解決手段】 本発明の半導体記憶装置は、第1のnMOSトランジスタと第1のpMOSトランジスタを含む第1のインバータと、第2のnMOSトランジスタと第2のpMOSトランジスタを含む第2のインバータと、第3のnMOSトランジスタと、第4のnMOSトランジスタとを有するSRAMメモリセルにおいて、第1と第3のnMOSトランジスタを形成する第1の拡散領域と、第2と第4のnMOSトランジスタを形成する第2の拡散領域のそれぞれが屈曲部を持たず直線状に配置され、第1及び第2のnMOSトランジスタの電流駆動能力が第3及び第4のnMOSトランジスタの電流駆動能力より高い構成を有する。



【特許請求の範囲】

【請求項1】 第1のnMOSトランジスタと第1のp MOSトランジスタとを含む第1のインバータと、第2のnMOSトランジスタと第2のpMOSトランジスタとを含む第2のインバータと、第3のnMOSトランジスタと、第4のnMOSトランジスタとを有し、

1

前記第1のインバータの入力ノードが前記第2のインバータの出力ノードに接続され、前記第2のインバータの入力ノードが前記第1のインバータの出力ノードに接続され、

前記第3のnMOSトランジスタはドレイン又はソースの一方が前記第1のインパータの出力ノードに接続され、ドレイン又はソースの他方が第1のピット線に接続され、ゲートがワード線に接続され、

前記第4のnMOSトランジスタはドレイン又はソースの一方が前記第2のインバータの出力ノードに接続され、ドレイン又はソースの他方が第2のピット線に接続され、ゲートが前記ワード線接続されたSRAMメモリセルにおいて、

前記第1と第3のnMOSトランジスタを形成する第1の拡散領域と、前記第2と第4のnMOSトランジスタを形成する第2の拡散領域のそれぞれが屈曲部を持たず直線状に配置され、

前記第1及び前記第2のnMOSトランジスタの電流駆動能力が前記第3及び前記第4のnMOSトランジスタの電流駆動能力より高いことを特徴とする半導体記憶装置。

【請求項2】 前記第3及び第4のnMOSトランジスタのゲート長が前記第1及び第2のnMOSトランジスタのゲート長より長いことを特徴とする請求項1に記載 30の半導体記憶装置。

【請求項3】 前記第3及び第4のnMOSトランジスタの閾値電圧特性が、前記第1及び第2のnMOSトランジスタの閾値電圧特性より高いことを特徴とする請求項1に記載の半導体記憶装置。

【請求項4】 前記第3及び第4のnMOSトランジスタのゲート酸化膜厚が前記第1及び第2のnMOSトランジスタのゲート酸化膜厚より厚いことを特徴とする請求項1に記載の半導体記憶装置。

【請求項5】 前記ワード線の駆動電圧が前記第1及び 40 第2のインバータに供給する電源電圧よりも低いことを 特徴とする請求項1に記載の半導体記憶装置。

【請求項6】 前記第1のpMOSトランジスタを形成する第3の拡散領域及び前記第2のpMOSトランジスタを形成する第4の拡散領域が屈曲部を持たず直線状に配置され、前記第1及び前記第2の拡散領域と平行して配置されたことを特徴とする請求項1に記載の半導体記憶装置。

【請求項7】 前記第3の拡散領域上に前記第1のpM OSトランジスタのドレインに隣接して設けられた第3 50 のpMOSトランジスタと、前記第4の拡散領域上に前記第2のpMOSトランジスタのドレインに隣接して設けられた第4のpMOSトランジスタとを有し、

前記第1のnMOSトランジスタのゲートと前記第1のpMOSトランジスタのゲートと前記第4のpMOSトランジスタのゲートとが1本の第1のポリシリコン配線で連続して接続され、

前記第2のnMOSトランジスタのゲートと前記第2のpMOSトランジスタのゲートと前記第3のpMOSトランジスタのゲートとが1本の第2のポリシリコン配線で連続して接続され、

前記第3及び第4のpMOSトランジスタの閾値電圧の 絶対値は、前記第1及び第2のインバータに供給する電 源電圧よりも高いことを特徴とする請求項6に記載の半 導体記憶装置。

【請求項8】 前記第3のpMOSトランジスタの拡散 領域のうち前記第1のpMOSトランジスタと反対側の 拡散領域と、前記第4のpMOSトランジスタの拡散領 域のうち前記第2のpMOSトランジスタと反対側の拡 散領域とに、N型拡散領域を設けてpMOSトランジス タを形成するNウエル領域の電位を固定したことを特徴 とする請求項第7に記載の半導体記憶装置。

【請求項9】 前記SRAMメモリセルが格子上に配置されるメモリセルアレイにおいて、前記第1及び第2の拡散領域の延在方向に一定間隔でウエル電位を固定するための基板コンタクト領域を設け、前記基板コンタクト領域を形成する拡散領域を前記メモリセルの前記第1の拡散領域並びに前記第2の拡散領域の延長線上に屈曲部を有さず直線状に配置し、前記メモリセルと前記基板コンタクト領域との境界にオン状態とならないようにゲートを電位固定した第5のnMOSトランジスタを設けたことを特徴とする請求項1から請求項5のいずれかの請求項に記載の半導体記憶装置。

【請求項10】 前記SRAMメモリセルが格子状に配置されるメモリセルアレイにおいて、前記第3及び第4の拡散領域の延在方向に一定間隔でウエル電位を固定するための基板コンタクト領域を設け、前記基板コンタクト領域を形成する拡散領域を前記メモリセルの前記第3の拡散領域並びに前記第4の拡散領域の延長線上に屈曲部を有さず直線状に配置し、前記メモリセルと前記基板コンタクト領域との境界にオン状態とならないようにゲートを電位固定した第5のpMOSトランジスタを設けたことを特徴とする請求項6から請求項8のいずれかの請求項に記載の半導体記憶装置。

【請求項11】 前記第1のpMOSトランジスタが第3の拡散領域で形成され、前記第2のpMOSトランジスタが第4の拡散領域で形成されており、前記第1、第2、第3、第4の拡散領域を、トランジスタを形成するゲートの接続線の長手方向に隣接する拡散領域の間隔を同じにして配置したことを特徴とする請求項1から請求

項10のいずれかの請求項に記載の半導体記憶装置。

【請求項12】 前記第1のpMOSトランジスタが第 3の拡散領域で形成され、前記第2のpMOSトランジ スタが第4の拡散領域で形成されており、前記第1、第 2、第3、第4の拡散領域の幅を、トランジスタを形成 するゲートの接続線の長手方向に測定して同じにして配 置したことを特徴とする請求項1から請求項11のいず れかの請求項に記載の半導体記憶装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体記憶装置の うちCMOS型SRAMセルのレイアウトに関するもの である。

[0002]

【従来の技術】メモリセルを6個のトランジスタで構成 するSRAMは標準的な半導体CMOSプロセスで構成 することができ、幅広くシステムLSI等に使用されて いる。以下従来例のCMOS型SRAMメモリセルのレ イアウトパターンについて図8を用いて説明する。従来 例のSRAMメモリセルは、nMOS駆動トランジスタ 20 TN1、TN2、nMOSアクセストランジスタTN 3、TN4、pMOS負荷トランジスタTP1、TP 2、ポリシリコン配線PL1、PL2、PL3、PL 4、配線層AL1、AL2、コンタクトCN1、CN 2、CL1、CL2を有する。

【0003】nMOS駆動トランジスタTN1及びnM OSアクセストランジスタTN3はn型拡散領域DN1 上に形成され、nMOS駆動トランジスタTN2及びn MOSアクセストランジスタTN4はn型拡散領域DN 2上に形成されている。pMOS負荷トランジスタTP 30 1は、p型拡散領域DP1上で形成され、pMOS負荷 トランジスタTP2は、p型拡散領域DP2上で形成さ れている。nMOS駆動トランジスタTN1とpMOS 負荷トランジスタTP1は両ゲートがポリシリコン配線 PL1で接続され、両ドレインがコンタクトを介して配 線層AL1で接続されており、第1のインバータ(CM OS構造)を形成している。 nMOS駆動トランジスタ TN2とpMOS負荷トランジスタTP2は両ゲートが ポリシリコン配線 P L 2 で接続され、両ドレインがコン タクトを介して配線層AL2で接続されており、第2の 40 インバータ(CMOS構造)を形成している。第1のイ ンバータの出力ノードになるAL1は第2のインバータ の入力ノードPL2に接続され、第2のインバータの出 カノードになるAL2は第1のインバータの入力ノード PL1に接続されている。これによりデータを保持する ためのラッチ回路が形成されている。

【0004】nMOSアクセストランジスタTN3のド レインは第1のインバータの出力ノードとなる配線層A L1に接続され、ソースはコンタクトCN1を介して縦 方向に走るピット線(図示していない)に接続されてい 50 のように、駆動トランジスタのチャネル幅をアクセスト

る。nMOSアクセストランジスタTN4のドレインは 第2のインバータの出力ノードとなる配線層AL2に接 続され、ソースはコンタクトCN2を介して縦方向に走 る他のビット線(図示していない)に接続されている。 TN3とTN4のゲートはそれぞれコンタクトCL1と CL2を介して横方向に走るワード線(図示していな い) に接続される。このようなメモリセルレイアウト は、横方向が長く2本のピット線間隔を広くとることが でき、微細プロセスで問題となってくるビット線間のカ ップリング容量を低減でき高速化に有利という特徴を有 している。

【0005】次に図9、図10、図11を用いてSRA Mメモリセルにおける、駆動トランジスタとアクセスト ランジスタの能力比とメモリデータ保持の安定性との関 係を説明する。図9に、メモリデータ保持の安定性を評 価するためのメモリセル回路図を示す。読み出し動作の ためにワード線がVDDレベルになってアクセストラン ジスタTN3、TN4がオンになり、ビット線がプリチ ャージレベルに持ち上げられている状態を想定した回路 になっている。図10にラッチ回路中の2つのインバー 夕回路(INV1, INV2)の入出力特性を示す。A in-AoutがINV1の、Bin-BoutがIN V2の特性を示しており、Ain=Bout、Bin= Aoutとなるようプロットされている。図中のクロス ポイントP1、P2が安定点でありそれぞれの点がメモ リデータの0又は1に対応する。このプロットで、2つ の曲線に囲まれた領域が大きいほどP1、P2の保持デ ータの安定性が増す。ここで、アクセストランジスタT N3、TN4がインバータ回路中のnMOSトランジス タTN1、TN2 (駆動トランジスタ) と比較して駆動 能力が大きくなると、インバータ回路の入出力特性が図 11のように変化する。アクセストランジスタがピット 線のVDDレベルをラッチノードに伝達しやすくなるた めで、2つの曲線に囲まれた領域が小さくなる。こうし た特性を持つメモリセル内にノイズ電圧が加わると、図 11に示すようにクロスポイントはP2'だけになり、 メモリセルは片方のデータのみしか保持できない状態と なる。 P2'以外のデータ(P1')を保持していた場 合はデータが破壊されることになる。このように、アク セストランジスタと駆動トランジスタの駆動能力比を一 定に保つことは、メモリセルのデータを安定保持する上 で重要なポイントとなっており、一般的にアクセストラ ンジスタ駆動能力は、駆動トランジスタ駆動能力の50 ~70%に設定される。従来例のSRAMメモリセルに おいては、駆動トランジスタのチャネル幅をアクセスト ランジスタのチャネル幅より広く設定することにより、 両者の間に駆動能力差を生じさせている。

[0006]

【発明が解決しようとする課題】然しながら上記従来例

ランジスタのチャネル幅より広く設定することにより、 駆動能力差を生じさせるSRAMメモリセルにおいて は、拡散領域はいくつかの屈曲部や端部を必然的に有す ることになる。例えば図8において、DL3、DL4の 丸めを生じる屈曲部はnMOS駆動トランジスタTN 1、TN2に対するそれぞれTN3、TN4のnMOS アクセストランジスタとのチャネル幅の違いによって生 じるものである。このようなレイアウトの場合、拡散領 域の屈曲部では図の破線DL1、DL2、DL3、DL 4に示すように仕上りパターンの丸めが発生し、nMO 10 SトランジスタTN1、TN2、TN3、TN4のトラ ンジスタ幅が所要のサイズより大きくなるといった不具 合が生じる。また、拡散領域の端部では、破線DL5、 DL6に示すように仕上がりパターンの後退が発生し、 コンタクトに対するp型拡散領域のオーバラップマージ ンの減少やpMOSトランジスタTP1、TP2のチャ ネル幅の変動といった不具合が生じる。

【0007】また一般的に半導体チップに搭載するシス テムは大規模化が進み、これに伴ってSRAMのピット 容量も大規模なブロックが搭載される傾向にある。こう 20 したシステム側の要求に応じるために、SRAMメモリ セルサイズはより縮小されることが望まれている。セル サイズ縮小のためにはよりチャネル幅の小さいMOSト ランジスタを用いるのが効果的であるが、こうしたサイ ズの小さいパターンでは加工ばらつきの影響でトランジ スタの特性ばらつきが大きくなりやすい。従って、セル サイズを縮小すると、動作マージンを確保して安定した 設計をすることが難しくなってくる。一方、近年の微細 プロセスでは所望の加工形状を得ることが難しくなって きており、パターンの丸めや後退が発生しやすくなって 30 いる。また、同じパターン形状であってもその周りのパ ターン形状によって仕上がり形状が変わってくるといっ た現象も顕著になってきている。こうした加工形状の変 動を抑えるために、当該レイアウトパターンの凹凸形状 やそのまわりのレイアウト形状を考慮してあらかじめマ スクパターンに補正を施しておくことが既に近年の微細 プロセスでは実施されている。しかしながらこうした補 正は、半導体拡散プロセス工程で用いられる装置や加工 条件にセンシティブであり、拡散工程の加工条件が変更 するたびに補正値に修正を加えなければならないという 40 煩わしさを生じる。

【0008】前記の課題に鑑みて、本発明の半導体記憶装置のメモリセルレイアウトでは、チャネル幅を変えることなく、アクセストランジスタと駆動トランジスタの能力に差を持たせ拡散領域の屈曲部をなくし直線状にレイアウトすることを可能にする。本発明は、そのことによりSRAMメモリセル拡散領域の加工形状が変動しにくく、トランジスタの特性ばらつきが抑制され、ひいてはチャネル幅の小さいトランジスタが使用可能になることで高集積化を図ることが可能な半導体記憶装置を提供50

. . . .

することを目的としている。

[0009]

【課題を解決するための手段】上記課題を解決するた め、本発明は以下の構成を有する。請求項1の本発明 は、第1のnMOSトランジスタと第1のpMOSトラ ンジスタとを含む第1のインバータと、第2のnMOS トランジスタと第2のpMOSトランジスタとを含む第 2のインバータと、第3のnMOSトランジスタと、第 4のnMOSトランジスタとを有し、前記第1のインバ ータの入力ノードが前記第2のインバータの出力ノード に接続され、前記第2のインバータの入力ノードが前記 第1のインバータの出力ノードに接続され、前記第3の n MOSトランジスタはドレイン又はソースの一方が前 記第1のインバータの出力ノードに接続され、ドレイン 又はソースの他方が第1のビット線に接続され、ゲート がワード線に接続され、前記第4のnMOSトランジス タはドレイン又はソースの一方が前記第2のインバータ の出力ノードに接続され、ドレイン又はソースの他方が 第2のビット線に接続され、ゲートが前記ワード線接続 されたSRAMメモリセルにおいて、前記第1と第3の nMOSトランジスタを形成する第1の拡散領域と、前 記第2と第4のnMOSトランジスタを形成する第2の 拡散領域のそれぞれが屈曲部を持たず直線状に配置さ れ、前記第1及び前記第2のnMOSトランジスタの電 流駆動能力が前記第3及び前記第4のnMOSトランジ スタの電流駆動能力より高いことを特徴とする半導体記 憶装置である。

【0010】請求項2の本発明は、前記第3及び第4の nMOSトランジスタのゲート長が前記第1及び第2の nMOSトランジスタのゲート長より長いことを特徴と する請求項1に記載の半導体記憶装置である。

【0011】請求項3の本発明は、前記第3及び第4の n M O S トランジスタの閾値電圧特性が、前記第1及び第2のn M O S トランジスタの閾値電圧特性より高いことを特徴とする請求項1に記載の半導体記憶装置である

【0012】請求項4の本発明は、前記第3及び第4の n M O S トランジスタのゲート酸化膜厚が前記第1及び 第2のn M O S トランジスタのゲート酸化膜厚より厚い ことを特徴とする請求項1に記載の半導体記憶装置である。

【0013】請求項5の本発明は、前記ワード線の駆動 電圧が前記第1及び第2のインバータに供給する電源電 圧よりも低いことを特徴とする請求項1に記載の半導体 記憶装置である。

【0014】請求項6の本発明は、前記第1のpMOSトランジスタを形成する第3の拡散領域及び前記第2のpMOSトランジスタを形成する第4の拡散領域が屈曲部を持たず直線状に配置され、前記第1及び前記第2の拡散領域と平行して配置されたことを特徴とする請求項

1に記載の半導体記憶装置である。

【0015】請求項7の本発明は、前記第3の拡散領域 上に前記第1のpMOSトランジスタのドレインに隣接 して設けられた第3のpMOSトランジスタと、前記第 4の拡散領域上に前記第2のpMOSトランジスタのド レインに隣接して設けられた第4のpMOSトランジス タとを有し、前記第1のnMOSトランジスタのゲート と前記第1のpMOSトランジスタのゲートと前記第4 のpMOSトランジスタのゲートとが1本の第1のポリ シリコン配線で連続して接続され、前記第2のnMOS トランジスタのゲートと前記第2のpMOSトランジス タのゲートと前記第3のpMOSトランジスタのゲート とが一本の第2のポリシリコン配線で連続して接続さ れ、前記第3及び第4のpMOSトランジスタの閾値電 圧の絶対値は、前記第1及び第2のインバータに供給す る電源電圧よりも高いことを特徴とする請求項6に記載 の半導体記憶装置である。

【0016】請求項8の本発明は、前記第3のpMOSトランジスタの拡散領域のうち前記第1のpMOSトランジスタと反対側の拡散領域と、前記第4のpMOSト 20ランジスタの拡散領域のうち前記第2のpMOSトランジスタと反対側の拡散領域とに、N型拡散領域を設けてpMOSトランジスタを形成するNウエル領域の電位を固定したことを特徴とする請求項第7に記載の半導体記憶装置である。

【0017】請求項9の本発明は、前記SRAMメモリセルが格子上に配置されるメモリセルアレイにおいて、前記第1及び第2の拡散領域の延在方向に一定間隔でウエル電位を固定するための基板コンタクト領域を設け、前記基板コンタクト領域を形成する拡散領域を前記メモ 30リセルの前記第1の拡散領域並びに前記第2の拡散領域の延長線上に屈曲部を有さず直線状に配置し、前記メモリセルと前記基板コンタクト領域との境界にオン状態とならないようにゲートを電位固定した第5のnMOSトランジスタを設けたことを特徴とする請求項1から請求項5のいずれかの請求項に記載の半導体記憶装置である。

【0018】請求項10の本発明は、前記SRAMメモリセルが格子状に配置されるメモリセルアレイにおいて、前記第3及び第4の拡散領域の延在方向に一定間隔でウエル電位を固定するための基板コンタクト領域を設け、前記基板コンタクト領域を形成する拡散領域を前記メモリセルの前記第3の拡散領域並びに前記第4の拡散領域の延長線上に屈曲部を有さず直線状に配置し、前記メモリセルと前記基板コンタクト領域との境界にオン状態とならないようにゲートを電位固定した第5のpMOSトランジスタを設けたことを特徴とする請求項6から請求項8のいずれかの請求項に記載の半導体記憶装置である

【0019】請求項11の本発明は、前記第1のpMO 50

Sトランジスタが第3の拡散領域で形成され、前記第2のpMOSトランジスタが第4の拡散領域で形成されており、前記第1、第2、第3、第4の拡散領域を、トランジスタを形成するゲートの接続線の長手方向に隣接する拡散領域の間隔を同じにして配置したことを特徴とする請求項1から請求項10のいずれかの請求項に記載の半導体記憶装置である。

【0020】請求項12の本発明は、前記第1のpMOSトランジスタが第3の拡散領域で形成され、前記第2のpMOSトランジスタが第4の拡散領域で形成されており、前記第1、第2、第3、第4の拡散領域の幅を、トランジスタを形成するゲートの接続線の長手方向に測定して同じにして配置したことを特徴とする請求項1から請求項11のいずれかの請求項に記載の半導体記憶装置である。

【0021】チャネル幅を変えることなくトランジスタ 能力差を設けるひとつの手段として、アクセストランジスタのチャネル長を駆動トランジスタのチャネル長より 大きく設定する。これによりメモリセルデータを安定して保持することが可能となる。従来はチャネル幅の違いによって能力差を設けていたため、アクセストランジスタに加工上の最小拡散領域幅を適用することはできていったが、本発明によれば駆動トランジスタにも拡散領域の最小幅を適用することができる。一般的には、トランジスタのチャネル幅はチャネル長より大きいため本発明によれば、チャネル幅の抑制でセルサイズを小さくできる可能性が高い。

【0022】しかしながら、図8の従来例に示したメモ リセルレイアウトでは横長構成のためチャネル長を大き くとると、セル高さが増え、駆動トランジスタのチャネ ル幅削減による面積抑制効果が少なくなる。そこで、本 発明ではトランジスタ能力差を設ける別の手段としてア クセストランジスタの閾値電圧を駆動トランジスタの閾 値電圧より大きく設定する。更に、別の手段としてアク セストランジスタのゲート酸化膜厚を駆動トランジスタ のゲート酸化膜厚より厚く設定する。これらの手段によ ってアクセストランジスタと駆動トランジスタに、同じ チャネル長とチャネル幅のもとで能力差を持たせること 40 ができ、面積削減効果を得ることが可能となる。上述の アクセストランジスタの特性を変える手段を用いる場合 には、半導体プロセスに追加の工程を加える必要があ り、プロセスコストが若干高くなる。そこで、本発明に よる別の手段として、アクセストランジスタのゲートを 駆動するワード線ドライバ回路に供給する電源電圧を、 メモリセル内のラッチ回路に供給する電源電圧よりも低 く設定する。これにより、アクセストランジスタと駆動 トランジスタには同じサイズで同じ特性のトランジスタ を用いながら、能力差を設けることが可能となり、プロ セスコストが抑制できる。

9

【0023】一方、p型拡散領域については従来レイア ウトで有していた端部をなくす手段を講じている。p型 拡散領域を直線状に配置し、上下に隣接するセル間のp MOS負荷トランジスタ素子の分離のために閾値電圧の 絶対値が電源電圧よりも大きい特性を持ちゲート電位に 限らず常時オフ状態であるpMOS分離トランジスタを 設けている。これにより、従来端部で生じていたパター ン後退による負荷トランジスタチャネル幅の加工形状変 動が抑制され、また負荷トランジスタドレイン部のコン タクトに対する拡散領域のオーバラップが十分に取れ る。n型拡散領域からみれば、周囲のレイアウト形状と して横にp型拡散領域が必ず存在することになる。従来 レイアウトでは、p型拡散領域がない部分があったた め、n型拡散領域の加工形状が部分的に変動し、これを マスクデータ上で補正する必要があった。本発明によれ ば、n型拡散領域の加工形状も補正することなく改善す ることが可能となる。

【0024】また、pMOS分離トランジスタの負荷トランジスタと反対側の拡散領域にn型拡散を施すことでpMOSトランジスタを形成するNウエルの電位を固定 20 する手段を設けている。メモリセル内の空き領域を基板コンタクト領域として有効に用いることができる。Pウエルの電位を固定する基板コンタクト領域はメモリセル外に別途設ける必要があるが、Nウエル側は十分に電位固定できるためラッチアップ耐性は向上し、別途設けるPウエル電位固定の領域はより大きな間隔で設定することが可能となりメモリセルアレイの面積を抑制することが可能となる。

【0025】メモリアレイ全体のレイアウトを考えた場 合、少なくともPウエルの電位を固定する領域を、メモ 30 リセルが縦方向に並ぶ一定の間隔毎に設ける必要があ る。この電位固定領域の上下のメモリセルでは、従来レ イアウトによれば拡散領域が一旦分離されてしまう。本 発明では、n型拡散領域、p型拡散領域ともにゲートを オフ状態に固定したトランジスタを電位固定の拡散領域 の上下に設けることで、上記ウエル電位固定の拡散領域 もメモリセル部の拡散領域と連続して直線状にレイアウ トすることを可能としている。これにより、メモリセル アレイ全域にわたって拡散領域の形状を屈曲部のない直 線状でかつ部分的な分離なしで配置でき、ウエル電位固 定領域の上下にあるメモリセルのトランジスタ特性の変 動を抑えることが可能となる。更に本発明では、拡散領 域の配置間隔を全て同じ間隔で配置する手段を講じてい る。前述したように、近年の微細プロセスでは、周辺レ イアウト形状によって仕上がりの加工形状が変動する。 複数の配置間隔を持つ場合、複数の拡散領域を所望の間 隔と幅に仕上げることが難しくなりつつある。配置間隔 を一定に保つことでこれら拡散領域の形状変動を一定値 に保つことが容易となる。また、同様に拡散領域の幅を 一定の幅で配置する手段も講じている。同じく拡散領域 50

の幅形状を一定値に保つことが容易になる。

[0026]

【発明の実施の形態】以下本発明の実施をするための最 適の態様を具体的に示した実施例について図面とともに 説明する。

【0027】《実施例1》図1に、本発明の実施例1のCMOS型SRAMメモリセルのレイアウトを示す。実施例1のCMOS型SRAMメモリセルは、nMOS駅動トランジスタTN1、TN2、nMOSアクセストランジスタTN3、TN4、pMOS負荷トランジスタTP1、TP2、ポリシリコン配線PL1、PL2、PL3、PL4、配線層AL1、AL2、コンタクトCN1、CN2、CL1、CL2を有する。nMOS駆動トランジスタTN1及びnMOSアクセストランジスタTN3はn型拡散領域DN1上に形成され、nMOS駆動トランジスタTN2及びnMOSアクセストランジスタTN4はn型拡散領域DN2上に形成されている。pMOS負荷トランジスタTP1は、p型拡散領域DP1上で形成され、pMOS負荷トランジスタTP2は、p型拡散領域DP2上で形成されている。

【0028】nMOS駆動トランジスタTN1とpMOS負荷トランジスタTP1は両ゲートがポリシリコン配線PL1で接続され、両ドレインがコンタクトを介して配線層AL1で接続されており、第1のインバータ(CMOS構造)を形成している。nMOS駆動トランジスタTN2とpMOS負荷トランジスタTP2は両ゲートがポリシリコン配線PL2で接続され、両ドレインがコンタクトを介して配線層AL2で接続されており、第2のインバータ(CMOS構造)を形成している。第1のインバータの出力ノードになるAL1は第2のインバータの入力ノードPL2に接続され、第2のインバータの出力ノードになるAL2は第1のインバータの入力ノードPL1に接続されている。これによりデータを保持するためのラッチ回路が形成されている。

【0029】nMOSアクセストランジスタTN3のドレインは第1のインバータの出力ノードとなる配線層AL1に接続され、ソースはコンタクトCN1を介して縦方向に走るビット線(図示していない)に接続されている。nMOSアクセストランジスタTN4のドレインは第2のインバータの出力ノードとなる配線層AL2に接続され、ソースはコンタクトCN2を介して縦方向に走る他のビット線(図示していない)に接続されている。TN3、TN4のゲートは横方向に走るワード線(図示していない)に接続されている。MN1、MN2はn型拡散を施す領域決めるマスクである。

【0030】本実施例において、nMOS駆動トランジスタTN1、TN2とnMOSアクセストランジスタTN3、TN4は同じチャネル幅を有している。一方、チャネル長はnMOSアクセストランジスタTN3、TN4のほうがnMOS駆動トランジスタTN1、TN2よ

り大きくとっている。これにより、nMOSアクセストランジスタTN3、TN4の駆動能力はnMOS駆動トランジスタTN1、TN2の駆動能力より小さくなり、メモリデータが安定して保持される。チャネル幅が一定であるためn型拡散領域DN1とDN2は屈曲部を有さず直線状にレイアウトすることが可能となる。この結果、形状の丸めによるトランジスタ幅の変動は生じず、nMOSトランジスタの特性ばらつきは抑制される。

【0031】《実施例2》図2に、本発明の実施例2の CMOS型SRAMメモリセルのレイアウトを示す。図 10 2において、実施例1と同様の機能を担う要素について 同一の符号を付けて、その詳細な説明は省略する。実施 例1に対して本実施例では、nMOS駆動トランジスタ TN1、TN2とnMOSアクセストランジスタTN 3、TN4は同じチャネル長を有している。アクセスト ランジスタTN3、TN4のゲート上には、閾値電圧を 高くするためのイオン注入を施す領域を決めるマスクH V1、HV2をかけている。p型拡散領域DP1、DP 2は端部を有さず直線状にレイアウトされており、ラッ チ回路の入力ゲートとなるポリシリコン配線PL1、P 20 L2がp型拡散領域DP2、DP1とそれぞれ交差し、 pMOSトランジスタTP4、TP3を構成している。 pMOSトランジスタTP3、TP4のゲート上には、 閾値電圧の絶対値を供給電源電圧よりも大きくするため のイオン注入を施す領域を決めるマスクVV1、VV2 をかけている。また、TP3、TP4のそれぞれTP 1、TP2と反対側の拡散領域には n型拡散を施す領域 を決めるマスクMN3、MN4をかけている。

【0032】本実施例のメモリセルレイアウトによると、アクセストランジスタTN3、TN4は駆動トランジスタTN1、TN2と同じチャネル幅と同じチャネル長を持ちながらより高い閾値電圧特性を有している。これにより、nMOSアクセストランジスタTN3、TN4の駆動能力は、nMOS駆動トランジスタTN1、TN2の駆動能力より小さくなり、メモリデータが安定して保持される。実施例2のメモリセルは実施例1のメモリセルよりもセル高さを低く抑えることができる。

【0033】図3に本実施例におけるメモリセルの回路図を示す。pMOSトランジスタTP3のドレイン及びゲートは第1のインバータの出力ノードに接続されてお40り、pMOSトランジスタTP4のドレイン及びゲートは第2のインバータの出力ノードに接続されている。メモリセルが保持するデータによってTP3及びTP4のゲート電位はGNDレベルもしくは電源電圧レベル(VDD)に変わる。しかしながら、TP3、TP4は-VDDよりも低い閾値電圧を持つため常時オフ状態となり、TP3、TP4のゲートのそれぞれの両サイドの拡散領域は電気的に分離された状態となる。TP3、TP4の一方の拡散領域(第1のインバータ及び第2のインバータの出力ノードに接続されていない側の拡散領域)50

にはn型拡散が施されており、それぞれコンタクトCP1、CP2を介してNウエルの電位を固定することができる。

【0034】本実施例では、拡散領域に屈曲部がないばかりでなく端部もなく、n型拡散領域DN1、DN2からみると常に横にp型拡散領域DP1もしくはDP2が存在する。このため、周囲のレイアウト形状による加工形状の変動はどこも同じように発生し仕上り形状を均一にしやすい。すなわち、TN1とTN3並びにTN2とTN4のチャネル幅を同じ幅に保つプロセス加工条件の設定がしやすくなる。

【0035】《実施例3》図4、5を用いて、実施例3のCMOS型SRAMメモリを説明する。実施例3のメモリセルは、実施例1のメモリセル(図1)と類似のレイアウトを有する。実施例1のメモリセルにおいては、nMOSアクセストランジスタTN3、TN4のチャネル長は、nMOS駆動トランジスタTN1、TN2のチャネル長より大きかった。実施例3のメモリセルにおいては、nMOSアクセストランジスタTN3、TN4のチャネル長と、nMOS駆動トランジスタTN1、TN2のチャネル長とは同一である。それ以外の点においては両者は同一である(図1参照)。従って実施例3のメモリセルは、実施例1のメモリセルよりも縦方向の長さが短い。

【0036】図4に、本発明の実施例3におけるCMO S型SRAMのメモリセル及びワード線駆動バッファの 回路を示す。図4においては実施例2(図3)と同一の 機能を担う要素について、同一の符号を付けそれらの説 明は省略する。図4において、nMOSアクセストラン ジスタTN3のドレインは第1のインバータ出力ノード に接続され、ソースは縦方向に走るビット線に接続され ている。nMOSアクセストランジスタTN4のドレイ ンは第2のインバータ出力ノードに接続され、ソースは 縦方向に走るビット線に接続されている。TN3、TN 4のゲートは横方向に走るワード線に接続されている。 アクセストランジスタTN3、TN4のゲートはワード 線ドライバ20で駆動される。ワード線ドライバ20の 電源電位VDDWはメモリセル10の電源電位VDDM より低く設定されている(VDDW<VDDM)。ワー ド線ドライバの入力ノード21にLレベルが入力される と、図5に示すようにワード線ドライバはVDDWの電 位を持つHレベルを出力する。このとき、アクセストラ ンジスタTN3、TN4のゲートはVDDWで駆動され る。一方駆動トランジスタTN1、TN2のいずれか一 方のゲートはメモリセル供給電圧であるVDDMで動作 する。アクセストランジスタのゲートに印加する電圧V DDWと、メモリセルへの供給電圧VDDMをVDDW <VDDMとなるように設定しているため、アクセスト ランジスタTN3、TN4の駆動能力が駆動トランジス 50 タTN1、TN2の駆動トランジスタと比べて相対的に

小さくなりメモリデータは安定的に保持することが可能 となる。

【0037】本実施例のメモリセルレイアウトは実施例2のメモリセルレイアウトと同様に駆動トランジスタTN1、TN2とアクセストランジスタTN3、TN4のチャネル幅とチャネル長は同じサイズでレイアウトされている。これにより実施例2と同様の効果が得られる。さらに本実施例においては、駆動トランジスタTN1、TN2とアクセストランジスタTN3、TN4は同じ閾値電圧特性をもつ。本実施例のCMOS型SRAMでは、アクセストランジスタTN1、TN2に前述の実施例2に示すような追加のプロセス工程を施すことなく、アクセストランジスタの駆動能力を駆動トランジスタの駆動能力よりも小さくすることができるので、プロセスコストを抑制しながら拡散領域の加工形状を改善することができる。

【0038】《実施例4》図6に、本発明の実施例4の CMOS型SRAMメモリセル及び基板コンタクトセル のレイアウトを示す。図6において、11はメモリセル のレイアウトであり、12は基板コンタクトセルのレイ 20 アウトを示している。図6のメモリセルレイアウトにお いて、実施例2(図2)と同様の機能を有する部分に同 一の符号を付けて、その詳細な説明を省略する。実施例 2のメモリセルにおいてはアクセストランジスタTN 3、TN4に高い閾値電圧特性を持つトランジスタを用 いていたが、本実施例4においてはアクセストランジス タTN3、TN4に駆動トランジスタTN1、TN2よ りもゲート酸化膜の厚いトランジスタを用いている。H X1、HX2はゲート酸化膜を厚く形成する領域を決め るマスクを示している。ゲート酸化膜が厚いアクセスト 30 ランジスタTN3、TN4は駆動トランジスタTN1、 TN2と同じチャネル幅とチャネル長を持ちながら、駆 動能力が抑えられるためメモリセルは良好なデータ保持 特性を持つことになる。また、本実施例のメモリセルで は拡散領域DN1、DP1、DP2、DN2は等間隔で 配置されており、その領域幅もすべて同じサイズとなっ ている。

【0039】次に隣接する基板コンタクトセル12のレイアウトについて説明する。基板コンタクトセル上の拡散領域は、メモリセル上の拡散領域の延長上にあり、同40じく直線状に配置される。n型拡散領域DN1とDN2上にはメモリセルのトランジスタ形成部と基板コンタクト部を電気的に分離するためのnMOSトランジスタTN5、TN6とTN7、TN8がそれぞれ配置されている。同様に、p型拡散領域DP1とDP2上にはメモリセルのトランジスタ形成部と基板コンタクト部を電気的に分離するためのpMOSトランジスタTP5、TP6とTP7、TP8がそれぞれ配置されている。

【0040】nMOSトランジスタTN5、TN6の間の拡散領域およびnMOSトランジスタTN7、TN8 50

の間の拡散領域は、それぞれMN1とMN2のn型拡散 を施すマスクがかけられておらずp型拡散が施される。 一方、pMOSトランジスタTP5、TP6の間の拡散 領域およびpMOSトランジスタTP7、TP8の間の 拡散領域は、MN5のn型拡散を施すマスクがかけられ ておりn型拡散が施される。nMOSトランジスタTN 5、TN6のゲートは互いに接続され、これらトランジ スタ間のp型拡散領域とともにGNDレベルに接続され る。nMOSトランジスタTN7、TN8も同様であ る。一方、pMOSトランジスタTP5、TP6、TP 10 7、TP8のゲートは互いに接続され、これらトランジ スタ間のn型拡散領域とともにVDDレベルに接続され る。このような構成によって、Nウエル、Pウエルとも にメモリセルの拡散領域と電気的に分離しながらウエル 電位を固定することが可能となる。

【0041】図7に図6で示したメモリセルを格子上に 配置したメモリセルアレイの一部を示す。縦方向に並ぶ メモリセルの一定間隔毎に基板コンタクトセル12が配 置される。図では説明をわかりやすくするためにメモリ セルと基板コンタクトセルのレイアウトを簡略化し、ポ リシリコン配線PL1、PL2、PL3、PL4と拡散 領域DN1、DP1、DP2、DN2のみ示している。 本実施例のメモリセルアレイでは、基板コンタクトセル の拡散領域がメモリセルアレイと連続して直線状に配置 されることで、メモリセルアレイ全域にわたって拡散領 域が分断されることなく直線状に配置される。また、各 々の拡散領域の間隔と幅は均一に配置される。(S1= S2=S3=S4、W1=W2=W3=W4) 本実施例 のメモリセルアレイによれば、拡散領域の周辺レイアウ ト形状がどこの部分をみても同じであり、仕上りの加工 形状の変動が均一になる。この結果、トランジスタのチ ャネル幅の変動が抑制され特性ばらつきが小さくなる。 [0042]

【発明の効果】以上説明したように、請求項1~請求項5に記載の発明の半導体記憶装置によれば、駆動トランジスタとアクセストランジスタとのチャネル幅を変えることなくトランジスタ能力比を持たせることでメモリセルのデータ保持安定性を確保しながら、n型拡散領域の屈曲部をなくし直線状に配置することが可能となる。この結果、形状の丸めによるトランジスタ幅の変動は生じず、nMOSトランジスタの特性ばらつきは抑制される。また、駆動トランジスタのチャネル幅をアクセストランジスタと同等サイズにでき、さらに特性ばらつきが抑制されることからより小サイズのチャネル幅を選択で

【0043】一方、請求項6および7記載の発明の半導体記憶装置によれば、p型拡散領域に端部を有さず直線状に配置されることで、形状の丸めによるトランジスタ幅の変動は生じず、pMOSトランジスタの特性ばらつきは抑制される。n型拡散領域からみると周囲のレイア

きるためセル面積が縮小可能となる。

ウト形状が均一になるため、アクセストランジスタと駆動トランジスタのチャネル幅の加工形状の変動も均一化され能力比のばらつきが抑制される。また、p型拡散領域を分離するための2個のpMOSトランジスタのゲートはインバータ回路のゲートに接続され、データラッチノードにゲート容量が付加されることになるため、ノイズに対するデータ保持安定性が改善される。

【0044】請求項8記載の半導体記憶装置によれば、 pMOS分離トランジスタの負荷トランジスタと反対側 の拡散領域にn型拡散を施すことで、メモリセル内の空 10 き領域を基板コンタクト領域として有効に用いることが できる。請求項9ないし10記載の半導体記憶装置によ れば、n型拡散領域、p型拡散領域ともにゲートをオフ 状態に固定したトランジスタを基板コンタクト領域の上 下に設けることで、基板コンタクトの拡散領域もメモリ セル部の拡散領域と連続して直線状にレイアウトするこ とが可能となる。これにより、メモリセルアレイ全域に わたって拡散領域の形状を屈曲部のない直線状でかつ部 分的な分離なしで配置でき、基板コンタクト領域の上下 にあるメモリセルのトランジスタ特性の変動を抑えるこ 20 とが可能となる。更に、請求項11の半導体記憶装置に よれば、拡散領域を全て同じ間隔で配置することによ り、周辺レイアウト形状による仕上りの加工形状の変動 を一定値に保つことが容易となる。また、請求項12の 半導体記憶装置によれば、拡散領域を全て同じ幅で配置 することにより、拡散領域の幅形状を一定値に保つこと が容易になる。

【図面の簡単な説明】

【図1】 実施例1のCMOS型SRAMメモリセル のレイアウト図

【図2】 実施例2のCMOS型SRAMメモリセルのレイアウト図

【図3】 実施例2のCMOS型SRAMメモリセルの回路図

【図4】 実施例3のCMOS型SRAMメモリセル とワード線駆動バッファの回路図

【図5】 実施例3のCMOS型SRAMメモリセルによる半導体記憶装置におけるワード線の信号波形である

【図 6 】 実施例 4 の C M O S 型 S R A M メモリセル 40 及び基板コンタクトセルのレイアウト図

【図7】 実施例4のCMOS型SRAMメモリセル アレイのレイアウト図 【図8】 従来例のCMOS型SRAMメモリセルの レイアウト図

【図9】 メモリセルのデータ保持安定性を評価する ための回路図

【図10】 メモリセル内インパータ回路の入出力特性を示す図

【図11】 アクセストランジスタ能力を大きくした場合のメモリセル内インバータ回路の入出力特性を示す

0 【符号の説明】

TN1、TN2 nMOS駆動トランジスタ

TN3、TN4 nMOSアクセストランジスタ

TP1、TP2 pMOS負荷トランジスタ

TP3、TP4 pMOS分離用高閾値電圧トランジ スタ

TN5、TN6、TN7、TN8 nMOS分離トランジスタ

TP5、TP6、TP7、TP7 pMOS分離トランジスタ

0 DN1、DN2 n型拡散領域

DP1、DP2 p型拡散領域

PL1、PL2、PL3、PL4 ポリシリコン配線

AL1、AL2 配線層

CL1、CL2、CP1、CP2 コンタクト

MN1、MN2、MN3、MN4、MN5 n型拡散 領域を決めるマスク

HV1、HV2 アクセストランジスタの閾値電圧を 高くするためのイオン注入を施す領域を決めるためのマ スク

30 VV1、VV2 pMOS分離トランジスタの閾値電 圧の絶対値を大きくするためのイオン注入を施す領域を 決めるためのマスク

HX1、HX2 ゲート酸化膜を厚く形成する領域を 決めるマスク

DL1、DL2、DL3、DL4、DL5、DL6 拡散領域の加工形状

10 メモリセル回路

11 メモリセルレイアウト

12 基板コンタクトセルレイアウト


20 ワード線駆動バッファ回路

21 ワード線駆動バッファ入力ノード


VDDM メモリセル供給電圧


VDDW ワード線駆動バッファ供給電圧

【図1】




[図2]







[図5]




[図6]




【図9】





[図7]



【図8】







フロントページの続き

F 夕一厶(参考) 5B015 JJ12 JJ31 JJ45 KA04 KA23 PP02 QQ03 5F083 BS03 BS15 BS27 BS48 JA36 LA01 LA05 LA11 LA21

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

8
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
·

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.